V4.1基板の資料です

V4.1回路図：http://www.hi-ho.ne.jp/odaka/quad/data/amp-vu-3.2.pdf

V4.1員数表：http://www.hi-ho.ne.jp/odaka/quad/data/amp-vu-3.2-lst.xls

V4.1実体図：http://www.hi-ho.ne.jp/odaka/quad/data/amp-vu-3.2-map.pdf

参考までに V4.0/V4.2基板の資料です

V4.0実体図：http://www.hi-ho.ne.jp/odaka/quad/data/amp-vu-3.1-map.pdf

V4.2実体図：http://www.hi-ho.ne.jp/odaka/quad/data/amp-vu-4.2-map.pdf

オペアンプ用電源の所は、

・３端子使用

　　12Vや15Vの３端子が耐圧オーバの時は、

　　R110、R111、R113、R114、C103、C104 にて分圧、

或いは、

　　R110、R111 の所を１２Ｖのツェナに代え電圧降下。

・リップルフィルタ１

　　R110、R111、

　　R113、R114、

　　C103、C104

　　Q103、Q101、R109、

　　Q104、Q102、R112、

・リップルフィルタ２

　　R110、R111、の所に ５ｍＡ程度のＣＲＤ（或いは ＦＥＴ）

　　R113、R114、の所に１２Ｖのツェナ

　　C103、C104 は無くてもＯＫ

　　Q103、Q101、R109、

　　Q104、Q102、R112、

の３通りが可能です。

CR505、CR305は、ＣＲＤの代わりに、

ＦＥＴ、或いは、10ｋ程度の抵抗 で代替が可能です。

右上の半田ジャンパで取りつけスペーサが接地します。

　（フレームグラウンド接地用です）

左上の半田ジャンパで遅延回路系グラウンドが

　アナログ系グラウンドに繋がります。

　　（回路図の様に遅延回路系のグラウンドを

　　　大元に繋いだ方が極若干ノイズは少なくなります）

注意

　短絡保護回路はありますが、条件に依っては"長時間"の短絡には対処できず、

　出力素子の破壊を招く恐れがありますので、ご注意をお願いします。

これ以外は

取り説（V2.3）

　http://www.hi-ho.ne.jp/odaka/quad/data/amp-vu-2.3.txt

等を参考にして下さい。